

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 54-102978

(43)Date of publication of application : 13.08.1979

(51)Int.Cl.

H01L 21/66

(21)Application number : 53-010228

(71)Applicant : NEC HOME ELECTRONICS LTD

(22)Date of filing : 31.01.1978

(72)Inventor : NAKAGAWA KEIICHI

(54) TEST METHOD FOR SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To facilitate the test for the defect such as the crack and others in the semiconductor element as well as for the short circuit of the electrode pattern and others by giving the scanning on the element via the electromagnetic spot while the voltage is being applied between the necessary electrodes of the element and detecting the leak current flowing between these electrodes.

CONSTITUTION: The test circuit comprises element 1 such as the transistor, leak current detector circuit 2, electromagnetic wave 3, electromagnetic wave scanning part 4 and others. Circuit 2 is composed of the serial circuit of power source 5 and resistance 6, and the constant voltage of power source 5 is applied between two necessary electrodes of element 1. Under these conditions, electromagnetic wave 3 of infrared rays or the like is generated from part 4 in a spot beam shape to scan the surface of element 1. In this way, the pair of the electron and the positive hole is generated at the PN junction part provided inside element 1 to cause the electromotive force. Thus, the leak current flowing to resistance 6 varies. And the analog quantity of the above variation is detected to find out the defect.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑬日本国特許庁(JP)

⑭特許出願公開

⑫公開特許公報(A)

昭54—102978

⑮Int. Cl.²
H 01 L 21/66

識別記号 ⑯日本分類
99(5) C 6

庁内整理番号 ⑰公開
6851—5F

昭和54年(1979)8月13日

発明の数 1
審査請求 未請求

(全 4 頁)

⑭半導体素子の検査方法

大阪市北区梅田2番地 新日本
電気株式会社内

⑰特 願 昭53—10228

⑰出 願 人 新日本電気株式会社

⑱出 願 昭53(1978)1月31日

大阪市北区梅田1丁目8番17号

⑲発 明 者 中川啓一

⑲代 理 人 弁理士 江原秀 外1名

明 細 書

1. 発明の名称

半導体素子の検査方法

2. 特許請求の範囲

(1) 半導体素子の所望電極間に電圧を印加し、且つ、半導体素子上に電磁波のスポットを走査させて、所望電極間に流れるリーク電流の変化を検出することにより、半導体素子内部等を検査するようにしたことを特徴とする半導体素子の検査方法。

3. 発明の詳細な説明

この発明はトランジスタ等の半導体素子の内部欠陥や、素子接面の電極パターンなどを検査する方法に関するものである。

一般に、トランジスタやROBなどの半導体素子(以下、素子と称す)は、1枚のウェハーから数十、数百と多数個が一括して形成され、またウェハーの状態で各素子表面上にA1蒸着法などで電極層がパターン化され、そして各素子は個々に分割される。また、分割された素子は放

熱板等にマウントされたりして組立られていく。ところで、このような素子是不純物拡散工程とか、マウント組立工程とかの各工程中に於て、ピンホールやベレットクラックなどの内部欠陥や、欠けや、電極パターンのショートといった外部欠陥が発生する恐れが多分にあつた。

そこで、上記欠陥を検出するため、従来では素子を光学的に拡大したりして、外部から目視によつて行つていた。ところが、このような光学的検出方法では、外部欠陥はある程度検出できるとしても、ピンホールやクラックは微少で、目視確認が難しく、ために内部欠陥の検出はできないのが現状であつた。

本発明は上記従来の問題点に鑑み、これを解決したもので、素子の欠陥がどこに有るかを、電磁波の走査と、所望電極間のリーク電流の検出とで検査する方法を提供する。以下、本発明を図面を参照して説明する。

本発明は原理的には、半導体に電磁波(赤外光など)を照射すると、PN接合部に電子-正孔

対が形成されて、起電力が生起される、いわゆる太陽電池的効果を利用した方法である。これを第1図で説明すると、(1)はトランジスタ等の素子、(2)はリーク電流検出回路、(3)は電磁波、(4)は電磁波走査部である。前記リーク電流検出回路(2)は電源(5)と抵抗(6)の直列回路からなり、電源(5)の定電圧を抵抗(6)を介して素子(1)の二電極間に印加する。また、電磁波走査部(4)は電磁波(3)を $20 \sim 30 \mu$ 程度のスポットビームにして、素子(1)の表面を走査させながら照射するためのものである。

いま第1図素子(1)のA点に電磁波(3)が照射され、素子(1)内に電磁波(3)が吸収されると抵抗(6)に流れるリーク電流に変化が生じる。また、電磁波(3)が移動し、B点に照射され、吸収された場合も、抵抗(6)に流れるリーク電流に変化が生じる。このように、素子(1)に照射される電磁波(3)がどこにあつても、各位置での状態がリーク電流の検出によつて解る。例えば、素子(1)のA点にクラック等の欠陥が生じていたとすると、

(3)

リーク電流に変化が生じ、その変化のアナログ量を検出することにより、欠陥が検出される。これはBORなど、他の半導体素子についても同様である。

次に電磁波(3)の走査要領を述べる。例えば、素子(1)がトランジスタで、その表面に第2図に示すパターンのように、Al蒸着でエミッタ(4)とベース(5)の電極層(7)(8)を形成し、この表面上に電磁波(3)を走査させる場合、簡単な方法としてはブライングスポット法を用いればよい。即ち、第3図に示すように、ブラウン管(9)のパネル(10)に電子ビーム(11)を走査させると共に、パネル(10)で発光する光をレンズ(12)を通して、素子(1)上に集束させて照射する。このようにすると、光(電磁波)のスポットが小さく絞れ、また素子(1)全面の走査が容易に可能となる。

また、上記走査と同期して、リーク電流の変化を取出し、その変化をテレビの映像に写すようにすると、第3図の電極層パターンがテレビに復元される。つまり、電磁波(3)が第4図に示

(5)

A点照射によるリーク電流は増大か減少し、その増大か減少の程度によつてクラック等の欠陥が判定される。またA点上に後述するAl等の電極層が形成されている場合、A点照射の電磁波(3)は電極層に遮られて、素子(1)内に吸収されず、ためにリーク電流は0(或は変化なし)となり、電極層が確認される。

ところで、リーク電流検出回路(2)の素子(1)への電圧印加方法であるが、これは例えばトランジスタの場合は、第2図に示すように、エミッタ(4)-コレクタ(6)のE-O間と、ベース(5)-コレクタ(6)のB-O間とがある。後者B-O間はPN接合だけで、ダイオード特性を有し、従つて、低い定電圧を印加するだけで定電流が流れ、そして、電磁波(3)が照射されると、その電流は増加する。またE-O間はNPN接合で、いわゆるトランジスタ特性を有し、従つて、ここに低い定電圧を加えても電流は流れず、電磁波(3)の照射で始めてブレークダウンを生じて、電流が流れる。いずれにしても、電磁波(3)の照射で

(4)


すように、エミッタ(4)の電極層(7)と、ベース(5)の電極層(8)とを照射する場合はリーク電流は流れず、例えば論理信号「0」の出力が検出される。また、各電極層(7)(8)の間隙(9)に電磁波(3)が照射されると、この電磁波(3)は酸化層(10)を通して素子(1)内に吸収され、ためにリーク電流が増大し、従つて、論理信号「1」の出力が検出される。この出力「1」、「0」でもつてテレビに電極パターンを復元させれば、鮮明なコントラストの映像が得られ、その映像によつてパターンの欠陥や、素子外観などが観察される。

尚、電磁波(3)の光源には直流点灯の直流方式と、変調をかけた交流方式とが可能である。後者交流方式は 1 kHz や 10 kHz の交流変調をかけて照射する方式で、これによると 50 Hz や 60 Hz の照明器具からの外来光の影響が除外される。また、上記説明は素子単位に検査するようにしたが、ウェハーの状態で各素子を一連に検査していくようにしてもよい。


以上説明したように、本発明は半導体素子の

(6)


第1図




第2図




第3図



第5図



第4図



所要電極間に電圧を印加し、且つ、半導体素子上に電磁波のスポットを走査させて、所要電極間に流れるリーク電流の変化を検出することにより、半導体素子内部等を検査するようにしたから、クラック等の素子の内部欠陥と共に、電極パターンのショートや、欠け等の外部欠陥も同時に検査することができる。また、素子の電極間に印加する電圧は低いものでよく、後は電磁波を照射するだけであるから、素子を高電圧で破損するようなトラブルがなく、安全な検査が可能となる。

4. 図面の簡単な説明

第1図は本発明による検査方法の概略説明図、第2図はトランジスタ素子での電圧印加例を示す断面図、第3図はトランジスタ素子の電極パターンを示す平面図、第4図は第3図A-A線の拡大断面図、第5図は電磁波走査部の実施例を示す概略説明図である。

(1)・・・素子、(3)・・・電磁波。

(7)

手続補正書

昭和53年5月18日

昭和53.3.16

特許庁長官 順谷 善二

殿

1. 事件の表示

昭和53年特許願第10228号

2. 発明の名称

半導体素子の検査方法

3. 補正をする者

事件との関係 特許出願人

住所

名称 (193) 新日本電気株式会社

4. 代理人

〒550

住所

江戸川/丁目/5番26号
大阪府大阪市西区土佐堀船場2番地
大阪商工ビル7階

氏名 (3451) 弁護士 江原 秀

(13か1)

5. 補正の対象

明細書中(特許請求の範囲の欄、発明の詳細な説明の欄)及び図面

6. 補正の内容

明細書中

1. 特許請求の範囲を下記の通り補正する。

「(1)半導体素子上に電磁波のスポットを走査させて、所要電極間に流れるリーク電流をいし起電力の変化を検出することにより、半導体素子内部等を検査するようにしたことを特徴とする半導体素子の検査方法。」

2. 第2頁第16行～第17行

「・・・の走査と、所要電極間のリーク電流の検出とで検査する方法を・・・」を

「・・・の走査に伴う所要電極間のリーク電流をいし起電力の増減の検出によつて検査する方法を・・・」と補正する。

3. 第2頁第19行～第3頁第2行

「・・・に電磁波(赤外光など)を照射すると、P型接合部に・・・を利用した方法である。これを・・・」を

「・・・に電磁波(例えば赤外光など)を照射すると、電磁波のもつエネルギーでキャリヤ、すなわち自由電子やホールが発生する。これを・・・」

(1)

(2)

・」と補正する。

4 第6頁第12行

「・・・電磁波(3)の光源には・・・」を

「・・・電磁波(3)例えば光源には・・・」と補正する。

5 第6頁第19行

「・・・にしてもよい。」を

「・・・にしてもよい。さらにはP-N接合部での起電力の変化を利用しても上述の効果は得られる。この際、リーク電流検出回路の代りに起電力検出回路を用いる必要がある。」と補正する。

6 第6頁第20行～第7頁第1行

「・・・本発明は半導体素子の・・・且つ、半導体素子上に・・・」を

「・・・本発明は半導体素子上に・・・」と補正する。

7 第7頁第3行

「・・・に流れるリーク電流の変化を・・・」を

「・・・に流れるリーク電流ないし起電力の変化

(3)

を・・・」と補正する。

8 図面中、第1図を別紙の通り補正する。

(4)

第1図

